SK하이닉스, 램리서치 건식 레지스트 제조 기술로 첨단 D램 패터닝에 활용 예정
램리서치는 15일인 오늘 SK하이닉스가 첨단 D램 칩 생산의 두 가지 핵심 공정 단계를 위한 개발 도구로 램리서치의 혁신적인 건식(드라이) 레지스트 제조 기술을 채택했다고 발표했다.
램리서치가 2020년 선보인 극자외선(EUV) 리소그래피를 위한 건식 레지스트 신기술은 차세대 반도체 생산에 사용되는 핵심 기술인 EUV 리소그래피의 해상도, 생산성, 수율을 개선한다.
램리서치는 SK하이닉스와의 협업 및 건식 레지스트 기술에 대한 반도체 생태계 파트너와의 지속적인 협력을 통해 EUV 리소그래피를 사용해 미래의 메모리 노드 확장에 관련된 장애물을 제거하도록 패터닝 혁신을 추진하는 데 주도적인 역할을 계속하고 있다.
램리서치의 건식 레지스트 제품군 총괄 매니저인 리차드 와이즈(Richard Wise) 부사장은 "램리서치의 건식 레지스트 기술은 게임 체인저가 될 것이다. 재료 수준의 혁신을 통해 EUV 리소그래피의 가장 큰 과제를 해결하고 고급 메모리와 로직에 대한 비용 효율적인 확장을 가능하게 할 것"이라고 밝혔다.
SK하이닉스는 램리서치의 건식 레지스트 하층막과 건식 개발 공정을 첨단 D램 패터닝에 활용할 예정이다. SK하이닉스 미래기술연구원 R&D 공정 담당 이병기 부사장은 "D램 공정이 지속해서 미세화함에 따라 EUV 패터닝 혁신은 긴밀하게 연결되는 디바이스에 요구되는 성능을 고객에게 적합한 비용으로 제공하는 데 있어 중요한 요소"라고 말했다.
칩 제조업체는 첨단 기술 노드로 이동함에 따라 웨이퍼에서 더 작고 미세한 칩 설계 문제를 해결해야 한다. 램리서치가 ASML 및 다국적 반도체 연구소 imec과의 협력으로 처음 개발한 건식 레지스트 기술은 EUV 리소그래피를 위한 기존의 화학적으로 증폭된 레지스트 패터닝에 비해 여러 이점을 제공한다.
건식 레지스트 기술 솔루션은 EUV 감도와 각 웨이퍼 통과 시 해상도를 크게 향상시켜 패턴이 웨이퍼에 잘 밀착되고 성능과 수율이 향상된다. 램리서치의 건식 레지스트 개발 접근 방식은 기존의 화학적 습식 레지스트 공정에 비해 에너지 소비량이 적고 원료를 5~10배 적게 사용해 지속 가능성 측면에서도 큰 이점을 제공한다.
헬로티 서재창 기자 |
