[헬로티]
ADC32RF45처럼 높은 동적 범위의 RF 샘플링 컨버터들은 여러 애플리케이션들에서 직접 RF 샘플링 리시버 구현을 가능하게 해준다. 개발자들은 기존 헤테로다인 설계에서 직접 RF 변환 시에 무선 성능을 고민할 필요가 없다 하지만 이 글에서 언급한 네 가지 주요 설계 문제들에 대해서는 여전히 관심을 기울여야 할 것이다.
주요 완제품 제조업체의 시스템 설계 엔지니어들은 현대적인 첨단 CMOS 직접 RF 샘플링 데이터 컨버터를 간절히 기다려왔다. 이 중에는 통신 인프라, SDR(software-defined radio), 레이더 시스템, 테스트 및 측정 제품들의 제조업체들도 있다.
최근에 등장한 데이터 컨버터들은 고성능 IF(intermediate frequency) 샘플링 데이터 컨버터와 맞먹는 높은 동적 범위를 선보이고 있다. 또한 이러한 컨버터들에는 온칩 디지털 필터링(DDC)이 집적되어 있는데, 이것은 3~4GSPS 샘플링 레이트의 출력 데이터 레이트를 기존 IF 샘플링 데이터 컨버터와 유사하여 감당하기 쉬운 수준으로 낮춰준다.
이러한 초고속 데이터 컨버터가 빠르게 채택되고 있는 요인으로는 크게 두 가지가 있다. 예를 들면, 넓은 대역폭에 대한 계속적인 증가 수요는 자연스레 더 빠른 샘플링 레이트를 요구하게 된 반면, 리시버에서 하나의 다운 변환 단계를 제거하게 되면 더 높은 밀도와 집적이 가능해진다. 현대의 SDR이나 셀룰러 기지국은 여러 주파수 대역들을 동시에 처리해 캐리어 집적(carrier aggregation)을 다양한 라이선스 LTE(Long-Term Evolution) 대역들에서 지원할 수 있어야 더 빠른 데이터 트래픽이 가능해진다.
개발자는 대역 당 하나의 무선 시스템을 확장하기 보다는 그 제품의 폼 팩터를 축소해 멀티 대역이 가능한 무선을 만들고 싶어한다. RF 샘플링 데이터 컨버터는 IF 단계를 없애 PCB 면적 및 전력 소비를 절약시켜주고, 넓은 나이퀴스트(Nyquist) 구역은 여러 대역들을 동시에 샘플링 할 수 있게 해준다(그림 1).
▲ 그림 1. 하나의 RF 샘플링 ADC(analog-to-digital converter)가 여러 IF 샘플링 시그널 체인을 대체할 수 있다.
IF에서 RF 샘플링으로의 전환을 고려하고자 하는 시스템 개발자는 체크리스트에 있는 네 개의 주요 문제들을 해결해야 한다.
1. 리시버 감도
2. 대역 내 간섭자가 있을 경우의 무선 성능
3. 대역 밖 블로커의 필터 요건들
4. 샘플링 클록 소스의 성능
애플리케이션에 따라서 어떤 문제가 다른 문제들보다 더 치명적일 수 있다.
서로 다른 두 개의 ADC를 이용해 이 문제들을 검토하고 결과를 비교해보자. 첫 번째 데이터 컨버터는 ADS4249로, IF 샘플링 시스템에 사용되는 14bit, 250 MSPS ADC이다. 두 번째 것은 ADC32RF45로, RF 샘플링 시스템에 쓰이는 14bit, 3 GSPS ADC이다.
리시버 감도
리시버의 기본적인 성능 지표 중 하나가 리시버의 감도다. 이것은 리시버가 성공적으로 복구 및 처리할 수 있는 가장 약한 신호 출력을 의미한다(그림 2). 복조 대역폭 내에서 리시버의 잡음이 수신된 신호보다 더 클 경우 약한 입력 신호는 복조될 수 없다.
▲ 그림 2. 감도 사례에서의 작은 희망 신호
리시버의 잡음 플로어는 대개 NF(noise figure) 데시벨(dB)로 표시되거나, 절대적으로 열 잡음과의 차이가 1Hz 대역폭으로 정규화된다. ADC의 NF를 개선하는 가장 흔한 방법은 ADC 앞에 증폭기를 추가하는 것이다.
IF 및 RF 샘플링 컨버터의 NF는 표 1과 같이 계산할 수 있다.
▲ 표 1. IF와 RF 샘플링 데이터 컨버터들간의 NF 비교
두 컨버터의 NF는 비슷하지만, IF 샘플링 데이터 컨버터는 믹서와 IF DVGA(digital variable gain amplifier)에서 비롯된 외부 게인이 크다. 이것은 ADC NF가 리시버 감도에 미치는 영향을 크게 줄여준다. 따라서 RF 샘플링 ADC도 리시버 감도에 미치는 영향을 최소화할 수 있는 추가적인 프론트엔드 게인(추가적인 저잡음 증폭기, 즉 LNA)이 필요하다.
대역 내 차단 성능
간섭자가 프론트엔드 필터 패스밴드 내에 들어가는 경우가 있다. 리시버 대역 내 차단 성능은 이런 대역 내 간섭자가 있을 때 그 리시버가 약한 신호를 얼마나 잘 복조할 수 있는지를 알 수 있는 가늠자이다. 리시버의 AGC(automatic gain control)는 그 간섭자가 ADC 입력 풀 스케일 아래에 머무르게 하여 침투를 막는다. 그러나 샘플링 프로세스 과정에서 ADC 내부에 생성된 블로커 고조파는 여전히 약한 희망 신호 위에 떨어져 리시버의 복조 능력을 감소시킬 수 있다.
입력 간섭자가 훨씬 더 낮기 때문에, IF 샘플링 데이터 컨버터는 표 2의 하위 고조파(예를 들어 HD2, 3) 성능을 크게 개선할 수 있다.
▲ 표 2. IF 및 RF 샘플링 데이터 컨버터의 SFDR (Spurious-free dynamic range) 성능
그러나 시스템 개발자들은 RF 샘플링 컨버터의 높은 샘플링 레이트를 활용하고 있다. 개발자들은 하위 고조파가 대역 내에 떨어지는 것을 막기 위해 입력 주파수 범위(예를 들어, L-Band에서 작동하는 군용 SDR)를 선택하거나 샘플링 클록 주파수(예를 들어, RF 주파수 대역이 고정된 통신 인프라)를 선택할 수 있다. 현대적 RF 샘플링 컨버터의 상위 왜곡 성능은 고성능 IF 샘플링 컨버터의 그것과 매우 비슷하며 이 방식은 주파수 계획(frequency planning)이라 불리기도 한다.
주파수 계획의 개념이 그림 3에 나와 있다. 60MHz의 넓은 스펙트럼이 250Msps ADC에서 180MHz의 IF에 집중되어 있기 때문에 대역 대 간섭자의 고조파를 피할 수 없다. 반면, 똑같은 60MHz가 3Gsps에서 샘플링 되어 1.75GHz에 집중되어 있지만 대역 내 SFDR(spurious-free dynamic range)은 하위 고조파 없이 스퍼들을 끼워 넣을 수 있다(그림 4).
▲ 그림 3. IF 샘플링에서 60MHz 대역의 주파수 스펙트럼 (Fs = 250 Msps가 180MHz에 집중) (a)와 RF 샘플링
(Fs = 3 Gsps가 1750 MHz에 집중) (b) 비교
▲ 그림 4. ADC의 FFT 플롯, Fs = 3Gsps, FIN = 1.75GHz
외부 블로커 필터 요건들
아키텍처와 상관없이, ADC 입력을 커다란 대역 밖 간섭자들로부터 보호해야 한다. 인밴드(in-band)의 ADC 풀 스케일 초과로 그것이 리시버를 침투하거나 작은 인밴드 희망 신호와 중첩되는 고조파를 생성하기 때문이다.
IF 샘플링 시스템은 비교적 나이퀴스트 구역이 작은 편이다. 그래서 에일리어스 대역들과 믹싱 이미지들이 매우 가깝다. 날카로운 롤오프로 RF 필터를 설계하기 어렵기 때문에, 필터 감쇠는 RF와 IF 밴드패스 필터들 사이에서 분할되는 것이 보통이다.
RF 샘플링 시스템의 필터 설계는 주파수 계획을 사용했을 때 더욱 편하다. 하위 고조파를 제외하면 걱정해야 할 믹서 이미지나 LO 스퍼도 없지만, 대역 밖 간섭자의 인터리빙 스퍼들을 여전히 고려해야 한다.
샘플링 클로킹 성능 요건
RF ADC의 샘플링 클록은 헤테로다인(heterodyne) 리시버의 로컬 오실레이터와 같다. 클록 위상 잡음 요건은 그 애플리케이션에 크게 좌우된다. 일반적으로 대표적인 클록 지터 수의 경우 애플리케이션 고유 오프셋 주파수에서 위상 잡음을 지정하는 것이(좀더 큰) 나이퀴스트 구역 전체에 걸쳐 클록 위상을 통합하는 것보다 낫다.
더 나아가 클록은 현재 RF 신호이며, 진폭 감쇠 및 주파수 증가와 같은 추가적인 문제들을 안고 있다. ADC는 가장 낮은 잡음 플로어와 멀티채널 시스템의 까다로운 스큐 관리에서 가능한 한 큰 클록 진폭을 요구한다.
RF 및 IF 샘플링 ADC들과 비슷하게, 1Gsps 이상의 클록 레이트에서 이용할 수 있는 우수한 저위상 잡음 클록킹 솔루션들은 적은 편이다. 따라서 시스템 개발자들은 LMX2582, RF ADC 클록 소스와 같은 저위상 잡음 Los를 이용해야 할 수도 있다.
토마스 뉴(Thomas Neu) _ 텍사스 인스트루먼트
