"이종집적 기술을 사용한 2.5차원, 3차원 패키지의 경우 매년 14% 이상 성장할 것" 삼성전자 AVP(Advanced Package) 사업팀장 강문수 부사장이 첨단 패키지 기술로 반도체의 한계를 넘겠다는 구상을 밝혔다. 삼성전자는 차세대 반도체 패키지 기술 개발에 속도를 낼 방침이다. 강 부사장은 23일 삼성전자 뉴스룸에 올린 기고문에서 "스마트폰, 모바일 인터넷, AI, 빅데이터의 시대가 도래하면서 요구되는 컴퓨팅 성능은 빠르게 증가하고 있다"며 "하지만 반도체 기술의 진보와 혁신의 속도가 과거 대비 느려지고, 반도체 공정 미세화가 물리적 한계에 도달해 집적도의 증가 속도가 느려졌다"고 진단했다. 반도체 집적도가 24개월마다 두 배로 늘어난다는 '무어의 법칙'이 한계에 도달했다는 것이다. 강 부사장은 "이런 반도체 기술 한계를 극복하기 위해서는 무어의 법칙을 넘어설 새로운 방법이 필요하다"며 "우리는 이것을 '비욘드 무어'라고 부른다"고 설명했다. 이어 그는 "비욘드 무어 시대를 이끌 수 있는 것이 첨단 패키지 기술"이라고 소개했다. 반도체 생산은 크게 설계, 생산, 패키징 등으로 나뉘며, 패키징은 반도체를 탑재될 기기에 적합한 형태로 제작하는 공정이다
[헬로티] 키옥시아와 웨스턴디지털은 양사가 6세대 162단 3D 플래시 메모리 기술을 개발했다고 발표했다. ▲게티이미지뱅크 20년간 파트너십을 이어온 키옥시아와 웨스턴디지털은 폭넓은 기술 및 제조 혁신을 바탕으로 최신 3D 플래시 메모리 기술을 개발, 양사의 역대 최고 밀도를 달성하게 됐다. 이번에 발표된 6세대 3D 플래시 메모리는 기존 8스태거(eight-stagger) 구조의 메모리 홀 어레이를 능가하는 고도화된 아키텍처와 5세대 대비 10% 증가한 측면 셀 어레이 밀도를 특징으로 한다. 이런 측면 미세화의 발전은 162단 수직 적층 메모리와 결합해, 112단 적층 기술 대비 40% 감소된 다이(die) 크기와 이를 통한 비용 최적화를 지원한다. 키옥시아와 웨스턴디지털은 6세대 3D 플래시 메모리에 ‘서킷 언더 어레이(Circuit Under Array)’ CMOS 배치와 ‘4플레인(four-plane)’ 방식을 함께 적용해 이전 세대 대비 2.4배가량 향상된 프로그램 성능과 10%의 읽기 지연 시간(read latency) 개선을 달성했다. 입출력(I/O) 성능 또한 66% 향상돼, 한층 빠른 전송 속도에 대
상호명(명칭) : (주)첨단 | 등록번호 : 서울,자00420 | 등록일자 : 2013년05월15일 | 제호 :헬로티(helloT) | 발행인 : 이종춘 | 편집인 : 김진희 |
본점 : 서울시 마포구 양화로 127, 3층, 지점 : 경기도 파주시 심학산로 10, 3층 | 발행일자 : 2012년 4월1일 | 청소년보호책임자 : 김유활 | 대표이사 : 이준원 | 사업자등록번호 : 118-81-03520 | 전화 : 02-3142-4151 | 팩스 : 02-338-3453 | 통신판매번호 : 제 2013-서울마포-1032호
copyright(c) HelloT all right reserved
UPDATE: 2025년 11월 18일 23시 41분
